디지털 논리 회로 실험
이진 논리 게이트와 D 플립플롭을 연결해 입력 시퀀스에 따른 회로 반응을 확인합니다. 게이트는 의존 순서대로 계산하고, 플립플롭은 기본 입력 클록의 상승 에지에서 D를 읽으며 모든 Q를 동시에 갱신합니다. 표시 출력은 그 에지 이후 다시 계산합니다. 전파 지연·미정 값·아날로그 전압·하드웨어 타이밍을 제외한 이상적인 0/1 학습 모델입니다.
주요 기능
- AND·OR·XOR·NAND·NOR·XNOR·NOT·버퍼의 실제 8종 이진 게이트
- 게이트 의존 순서 계산과 미연결 핀·잘못된 배선·조합 루프 거부
- 상승 에지에서 에지 이전 D를 읽고 Q를 동시에 갱신하는 D 플립플롭
- 초기 클록 0을 가정한 최대 64틱의 편집 가능한 기본 입력 시퀀스
- 입력·게이트·Q·출력 선로가 있는 틱별 표와 다운로드 SVG 파형
- 엄격하고 크기 제한이 있는 로컬 회로 JSON 불러오기·저장·결정적 재현
사용 방법
- ENABLE/XOR 플립플롭 예시에서 시작하거나 기본 입력·게이트·플립플롭·출력을 추가합니다.
- 게이트 종류와 입력 핀을 기본 입력·다른 게이트·저장된 Q에 연결합니다. 모든 D 핀을 연결하고 각 CLK에는 기본 입력을 선택합니다.
- 각 틱의 모든 기본 입력을 0 또는 1로 설정합니다. 틱 0 이전의 클록은 0으로 가정합니다.
- 회로를 실행해 에지 이전 D 값, 상승 에지 표시, 에지 후 Q 상태와 출력을 표·파형에서 확인합니다.
- SVG 파형과 전체 회로 JSON을 저장합니다. 저장한 JSON을 붙여넣거나 파일로 열면 배선·초기 상태·시퀀스를 복원합니다.
활용 예시
- 기본 게이트의 네 가지 입력 조합 진리표 확인
- D 플립플롭이 클록 0→1 전환에서만 갱신되는 이유 학습
- 저장된 Q를 통한 정상 피드백과 잘못된 조합 루프 비교
- 재현 가능한 작은 0/1 회로와 입력 시퀀스를 JSON으로 공유
자주 묻는 질문
D 플립플롭은 언제 바뀌나요?
기본 입력 CLK가 이전 틱 0에서 현재 틱 1로 바뀔 때입니다. 각 D는 이전 Q 상태에서 에지 전에 계산하고, 에지가 발생한 모든 Q를 함께 갱신합니다. 틱 0 이전의 클록은 0이므로 첫 틱의 1도 상승 에지입니다.
게이트 루프는 왜 거부하고 Q 피드백은 허용하나요?
게이트끼리의 순환은 전파 지연이 없는 이진 모델에서 안정값을 정의하지 못하므로 계산 전에 거부합니다. D 플립플롭 Q를 지나는 경로는 저장 상태에서 끊기며 틱마다 계산할 수 있습니다.
플립플롭 클록에 다른 게이트를 연결할 수 있나요?
아닙니다. 명확한 이산 샘플 모델을 위해 CLK는 기본 입력에 직접 연결합니다. 유도·비동기 클록, 전파 지연, 셋업/홀드 시간, 메타안정성은 다루지 않습니다.
핀을 비우거나 삭제된 노드를 가리키면 어떻게 되나요?
회로 검증이 핀 또는 배선 오류를 알리고 멈춥니다. 미연결 신호를 몰래 0으로 처리하지 않습니다. ID 중복, 시퀀스의 누락·여분 비트, 조합 루프도 거부합니다.
실물 전자회로 설계에 쓸 수 있나요?
아닙니다. 각 틱은 오직 0/1 두 상태입니다. X/Z, 전압 문턱, 팬아웃, 지연·글리치·전기 안전성은 계산하지 않습니다.
회로 파일을 서버에 올리나요?
아닙니다. 검증·시뮬레이션·파형 생성과 JSON 저장은 이 브라우저 탭에서 실행됩니다.
개인정보 안내
회로 배선과 시퀀스는 브라우저 탭에만 남습니다. 요청할 때만 JSON·SVG 파일을 저장하며 회로 데이터를 서버 API로 제출하지 않습니다.
댓글과 질문